在一个FPGA项目中，既有建立时间异常（setup violation），...
发布于 2022-03-03 16:59:58
在一个FPGA项目中，既有建立时间异常（setup violation），也有保持时间异常（hold violation），应该如何修改设计以使其正常工作？
关注者
0
被浏览
25
