主存储器扩展.tmp

2020-03-01 198浏览

1.计算机组成原理 ------ 主存储器扩展实验
2.主存储器概述主存储器是计算机硬件系统中的五大功能部件之一，用于存放正在运行中的程序和相关数据。它的读写速度和存储容量，对计算机系统的运行性能有至关重要的影响，经常成为影响系统运行性能的瓶颈。
3.控制总线 ---- 用于指明总线的工作周期类型和本次入／出完成的时刻。通常用构成存储器的字节存储容量 (8bits) 数或字数据总线 ---- 用数表述，一个存储字通常由 2 ， 4 ， 8 个字节组成。总线的工作周期可以包括主存储器读周期于在计算机各功，主存储器写周期， I ／ O主存储器可以由只读存储设备读周期， I 地址总线 ------ 用于能部件之间传送区通过地址总线、数据总线、控制总线与 (ROM) 和读写存储区／ O 设备写周期，即区分要用哪个部件 (主选择主存储器的一 (RAM) 两部分组成，是分数据，数据总线计算机的 CPU 和外围设备连接在一起，如图所示。存或 I ／ O 设备 ) 和操作的性质 ( 读或写别采用 ROM 和) RAM 存个存储单元 ( 字或的位数 ( 总线的宽储器芯片实现的。字节 ) ，其位数决 (DMA) ；还有直接存储器访问总线周期等。度 ) 与总线时钟频 ROM 存储区用来储存内定了可以访问的存率的乘积，正比若在计算机系统中使用了不同读写速度的主容固定不变的程序和数据储单元的最大数目于该总线所支持存储器，在 CPU 发出该写主存储器的命令，例如操作系统的内核部，称为最大可寻址的最高数据吞吐分，系统刚加电时运行的后，它不能知晓读写操作完成的时刻，这是空间。例如，当按 ( 输入／输出 ) 能硬件诊断程序等。由被读写的存储器或外围设备 ) 本身的运字节寻址时， 20( 位力。 RAM 存储区用来储存一行速度决定的，此时可以让主存储器本身提的地址可以访问 1 些用作运算的数据和用户 MB 的存储空间， 3 (Ready) 供读写完成的回答信号的程序， CPU 通过主存储器 2 位的地址可以访检测该信号来得知本次读写完成的时刻；若问 4GB 的存储空间为读操作，有了该回答信号后， CPU 就可。以接收已读出的数据，这被称为 CPU 和主存储器按异步方式运行。
4.主存储器的容量：是以字或字节为单位来表示主存储器单元的总数。常用的单位有： K=210 ， M=220 ， G=230
5.常用的半导体存储器芯片有多字一位片和多字多位片（ 4 位、 8 位、 16 位），因此，假如有 1M 位容量的芯片可以组成：（ 1 ） 1M× 位 =220 （ 2 ） 256K ×4 位 =28·210·22 （ 3 ） 128K ×8 位 = 27·210·23
6.存储器的容量扩展由于生产的存储器的芯片的容量有限，它在字数或字长方面与实际存储器的要求都有很大差距，例如：用一组十六位数来表示一串数据，如果手上只有芯片 2K ×8 位的，因此显然无法满足，只有将几个芯片连接起来进行扩展来加大存储器的容量。
7.一、位扩展扩片选信号空间分配如下： A0—A13 地 A13A 址线 12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元（ 214=16 0 K0 ） 0 0 0 0 0 0 0 0 0 0 0 0 0000H 读 / 写信号 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 214=210·24=16K 0001H 8 位数据 1线 3FFFH
8.二、字扩展扩 A14 和 A15 分别有四种状态： 00 01 10 11 A0—A13 地址线（ 214=16 K）片选信号读 / 写信号 8 位数据线
9.A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 存储单元 0 0000H 1 0001H …… 1 3FFFH A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 …… 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 存储单元 0 4000H 1 4001H …… 1 7FFFH A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 存储单元 0 8000H 1 8001H …… 1 BFFFH A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 存储单元 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C000H 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 C001H …… …… 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH 第一片（ 16 K）第二片（ 16 K）第三片（ 16 K）第四片（ 16 K）
10.TEC—2 机的主存储器部件 TEC—2 机的主存储器由 4K( 字长 16 位 ) 的 ROM 与 2K 的 RAM 扩成，其地址分配与用法扩扩 (4KROM 用 2 片 LS2732 实现； 2KRAM 用 2 片 LS6116 实现) 基本监控程序 2K ROM 用户程序／数据 2K RAM 附加监控程序 2K ROM 0000h 07FFh 0800h 0FFFh 3800h 3FFFh
11.主存储器的入／出数据与外部数据总线 DB15—0 接通。外部总线又通过双 TEC—2向三态门电路机的主存储器部件 (LS245) 与 CPU 内部总线 IB15—0 连接；在／ MIO 与／ WE 两位微码的控制下，使内外部总线处于逻辑上断开、内向外传送或外向内内存芯片的片选信号由一片 3—8 译码器芯片 LS138 给出 (DC3) ，通过地址的第传送数据的 3 种状态之一。 11 、 12 、 13 三位给出 8 个译码信号，选择最大 16KW 的地址。 AB10—0 用于选择每片 2K 内的每一个内存单元。请注意，形成内存芯片片选信号还用到了／ MERQ 信号（存储器请求信号），即仅在有内存读写请求时才能去选内存，以与外设入／出 ( 用／ IOEQ 表示 ) 请求相区别。外设接口与内存合用同一的外部数据总线和地址总线。主存 ROM 区的读是用相应的 ROM 片选信号完成的，而 RAM 区的读写除了用到相应的片选信号，还用读／写控制信号区分读还是写操作，／ MMW 为低是写，为高是读。 DC3 的 8 个译码信号中空着未用的／ MCS3 一／ MCS7 可用于内存扩展实验中的片选信号。 TEC—2 机主存的地址选择来自地址总线 AB15 —0 ，地址总线的信号是由地址寄存器 AR 的输出提供的，而 A R 只接收运算器的输出。
12.ROM 和 RAM 地址分配 7 (ROM)
13.根据扩展的容量以及地址范围，对 AB15-AB0 ， /MERQ 进行全译码，产生存储器片选信号，也可直接利用已有的 /MCS ，进行扩展。