寒武纪2019秋招后端岗笔试(一)

时长:120分钟 总分:100分

169浏览 0人已完成答题

题型介绍
题型 单选题 简答题
数量 5 8
1.
温度升上,载流子输运速度
问题详情


2.
对于一个PN结,如果反偏电压降低,耗尽区宽度将
问题详情


3.
天线效应是由于以下哪个CMOS工艺造成的
问题详情




4.
STA中,以下哪个RC corner 会使得cell&...
问题详情

STA中,以下哪个RC corner 会使得cell delay 最大





5.
STA中,以下哪个RC corner 会使得wire&...
问题详情

STA中,以下哪个RC corner 会使得wire delay 最大





6.
请写出下面layout的输出, Y=___________
问题详情
7.
a)请简述pre-route和post-route timing repo...
问题详情

a)请简述pre-route和post-route timing report的主要区别。
b) 如果相同的timing path在pre-route时满足时序要求,在post-route时不满足时序要求,试分析可能的原因。
c) 在pre-route时,可以采取哪些办法减少这种情况的发生。
8.
试列举先进工艺(16/14nm及以下)采用了哪些新的技术,并分别说明这些技...
问题详情

试列举先进工艺(16/14nm及以下)采用了哪些新的技术,并分别说明这些技术解决了什么问题,对后端设计带来什么样的变化和新的挑战。
9.
a)请用verilog实现四选一输出(即,有A,B,C,D四个数据输入端口...
问题详情

a)请用verilog实现四选一输出(即,有A,B,C,D四个数据输入端口,S0,S1为两个选择信号,Y为输出端口,S0=0,S1=0,输出A,S0=0,S1=1,输出B,S0=1,S1=0输出C,S0=1,S1=1输出D)

b) 请用门级网表实现这一功能,可用的逻辑门包括,2输入与非门NAND,2输入或非门NOR,非门INV

10.
Clock jitter是由于什么产生的?如何减小clock jitter...
问题详情

Clock jitter是由于什么产生的?如何减小clock jitter?如何测量clock jitter?
11.
假如有10000个触发器,现在有两种门控时钟的方法,A:  10...
问题详情

假如有10000个触发器,现在有两种门控时钟的方法,A:  100个门控时钟,每个带100个触发器,B:  1000个门控时钟,每个带10个触发器,两种方案均可使用buffer,请列举两种方法的优劣,如何选择。
12.
一个n位十进制数(n <= 1000000)必定包含1、2、3、4四...
问题详情

一个n位十进制数(n <= 1000000)必定包含1、2、3、4四个数字,现在将它顺序重排,求给出一种方案,使得重排后的数是7的倍数。
13.
试证明,任意一个正整数m与它的十进制表示中的所有数码之差能被9整除
问题详情